超声波气体流量计研发探讨 七十九

有限状态机设计方式有如下优势：   

有限状态机克服了纯硬件数字系统顺序方式控制不灵活的缺点。

有限状态机为VHDL综合器尽可能发挥其强大的优化功能提供了有利条件。

状态机容易构成性能良好的同步时序逻辑模块。

在高速运算和控制方面，状态机更有其巨大的优势。

状态机的可靠性很高。

FPGA对ADC0809进行控制的状态机设计由8个状态构成，分别为ADC0908初始化、启动锁存信号、启动采样信号、等待转换开始、等待转换结束状态、数据输出允许、数据锁存和增益算法实现。这几个状态依据ADC0809的控制时序分别进行设计。其中，状态3和状态4中要对ADC0809的EOC信号线进行测试，在状态3时，如果EOC从高电平变为低电平，则说明A／D转换开始，进入状态4，否则继续等待：在状态4时，如果EOC从低电平又变为高电平，则说明A／D转换结束，进入状态5，否则继续等待。状态5和状态6将数据输出到8位数据线上，然后通知FPGA读取数据，进行增益量计算。各个状态之间的转移由时钟源模块提供的5KHz时钟脉冲完成，每当接收到一个时钟信号的上升沿时，系统从当前状态转移到下一个状态，在状态3和状态4时可能继续停留在当前状态。

超声波流量计